Traduzir "utilize the dsp" para japonês

JA Pro Tools | Ultimate には 70 を超える AAX DSP プラグインが付属しますが、AAX DSP エフェクトの世界はそれだけにとどまりません。オーディオ界で最も尊敬されているプラグイン・メーカーの

Transliteração Pro Tools | Ultimate niha 70 wo chāoeru AAX DSP puraguinga fù shǔshimasuga、AAX DSP efekutono shì jièhasoredakenitodomarimasen.ōdio jiède zuìmo zūn jìngsareteirupuraguin・mēkāno

• Pro ToolsxUltimate には
• AAX DSP
• DSP

JA DSPの革新。ハード化されたBFLOAT16と最大40テラフロップスのデジタル・シグナル・プロセッサ（DSP）性能に対応（FP16）。

Transliteração DSPno gé xīn.hādo huàsaretaBFLOAT16to zuì dà40terafuroppusunodejitaru・shigunaru・purosessa（DSP） xìng néngni duì yīng （FP16）。

JA これでもうBT5搭載製品の無線・電力評価で苦労しない！　~ ルネサス統合開発環境と"silex社"提供の無線評価ボード ~

Transliteração koredemouBT5dā zài zhì pǐnno wú xiàn・diàn lì píng sìde kǔ láoshinai！　~ runesasu tǒng hé kāi fā huán jìngto"silex shè"tí gōngno wú xiàn píng sìbōdo ~

JA 累積的リソースとして DSP スライスのユーザー ガイドを利用する (AR68594)

Transliteração lèi jī derisōsutoshite DSP suraisunoyūzā gaidowo lì yòngsuru (AR68594)

• 累積的リソースとして DSP スライスのユーザー

JA 累積的リソースとして DSP スライスのユーザー ガイドを利用する (AR68594)

Transliteração lèi jī derisōsutoshite DSP suraisunoyūzā gaidowo lì yòngsuru (AR68594)

• 累積的リソースとして DSP スライスのユーザー

JA WayfairはXandr InvestDSPを利用して、大規模で高度なパーソナライゼーションにより高い業績を上げています。

Transliteração WayfairhaXandr InvestDSPwo lì yòngshite、 dà guī móde gāo dùnapāsonaraizēshonniyori gāoi yè jīwo shànggeteimasu。

• WayfairはXandr

JA DSP対応 | サブスクリプション・ライセンスのみAvid Complete Plugin Bundle

Transliteração DSP duì yīng | sabusukuripushon・raisensunomiAvid Complete Plugin Bundle

• Plugin Bundle

JA 音楽とポスト・プロダクションのための DSP オーディオ・システム - Pro Tools | HDX

Transliteração yīn lètoposuto・purodakushonnotameno DSP ōdio・shisutemu - Pro Tools | HDX

• DSP
• Pro ToolsxHDX

JA ソフトウェア、DSP アクセラレーション、ハードウェア I/O

Transliteração sofutou~ea,DSP akuserarēshon,hādou~ea I/O

JA AAX DSP プラグインは、その両方の長所を兼ね備えています。

Transliteração AAX DSP puraguinha、sono liǎng fāngno zhǎng suǒwo jiānne bèieteimasu。

• AAX DSP

JA 必要なときにのみ DSP を使い、それ以外のときはネイティブ処理

Transliteração bì yàonatokininomi DSP wo shǐi、sore yǐ wàinotokihaneitibu chǔ lǐ

• 必要なときにのみ DSP

JA 5G ベースバンド対応の LDPC SD-FEC コアと高密度 DSP を統合したデバイス

Transliteração 5G bēsubando duì yīngno LDPC SD-FEC koato gāo mì dù DSP wo tǒng héshitadebaisu

• ベースバンド対応の LDPC SD-FEC
• DSP を統合したデバイス

JA 6基の適応型ビームフォーミング・マイクとDSPにより、音声だけを、室内の反響や周囲の騒音からスマートに分離

Transliteração 6jīno shì yīng xíngbīmufōmingu・maikutoDSPniyori、 yīn shēngdakewo、 shì nèino fǎn xiǎngya zhōu tōngno sāo yīnkarasumātoni fēn lí

JA 高度な DSP 機能は、高解像度での物体検出、最小範囲 0 センチの近距離操縦、高精度 3D マッピングに使用される奥行き、信号、および周囲データなど、豊富な点群画像を生成します。

Transliteração gāo dùna DSP jī néngha、 gāo jiě xiàng dùdeno wù tǐ jiǎn chū、 zuì xiǎo fàn tōng 0 senchino jìn jù lí cāo zòng、 gāo jīng dù 3D mappinguni shǐ yòngsareru ào xíngki、 xìn hào、oyobi zhōu tōngdētanado、 lǐ fùna diǎn qún huà xiàngwo shēng chéngshimasu。

• 高度な DSP

JA オーディオ DSP、サンプル レート変換、AES & S/PDIF、Audio over IP 用の複数のデバイスを 1 つのザイリンクス デバイスに統合

Transliteração ōdio DSP,sanpuru rēto biàn huàn、AES & S/PDIF、Audio over IP yòngno fù shùnodebaisuwo 1 tsunozairinkusu debaisuni tǒng hé

• オーディオ
• over IP 用の複数のデバイスを
• デバイスに統合

JA オンチップ RAM や DSP リソースを使用してフィールドでのデータの前処理を実行する包括的なデータ取得

Transliteração onchippu RAM ya DSP risōsuwo shǐ yòngshitefīrudodenodētano qián chǔ lǐwo shí xíngsuru bāo kuò denadēta qǔ dé

• オンチップ RAM や
• リソースを使用してフィールドでのデータの前処理を実行する包括的なデータ取得

JA 高度に統合されたシングル Zynq デバイスに主な機能 (プロセッサ/コントローラー、DSP、ロジック インプリメンテーション) をすべて実装

Transliteração gāo dùni tǒng hésaretashinguru Zynq debaisuni zhǔna jī néng (purosessa/kontorōrā,DSP,rojikku inpurimentēshon) wosubete shí zhuāng

• 高度に統合されたシングル Zynq デバイスに主な機能
• プロセッサ
• インプリメンテーション
• をすべて実装

JA 高い I/O 帯域幅と DSP 演算密度を実現する Artix UltraScale+? FPGA

Transliteração gāoi I/O dài yù fúto DSP yǎn suàn mì dùwo shí xiànsuru Artix UltraScale+? FPGA

• 高い I
• O 帯域幅と DSP
• Artix
• FPGA

JA オンチップ DSP コアを使用して実装された TLS フロー予測のための ML モデル

Transliteração onchippu DSP koawo shǐ yòngshite shí zhuāngsareta TLS furō yǔ cènotameno ML moderu

• オンチップ DSP コアを使用して実装された
• フロー予測のための ML モデル

JA 890k LUT、5.9k DSP スライス、64GB DDR4 メモリ、デュアル 100Gbps ネットワーク インターフェイスを備え、演算、ネットワーク、およびストレージを劇的に高速化します。

Transliteração 890k LUT、5.9k DSP suraisu,64GB DDR4 memori,de~yuaru 100Gbps nettowāku intāfeisuwo bèie、 yǎn suàn,nettowāku,oyobisutorējiwo jù deni gāo sù huàshimasu。

• DSP
• ネットワーク

JA 1.3M LUT、11.5k DSP スライス、64GB DDR4 メモリ、デュアル 100Gbps ネットワーク インターフェイスを備え、主要ワークロードでは CPU の 90 倍の性能をわずかなコストで実現します。

Transliteração 1.3M LUT、11.5k DSP suraisu,64GB DDR4 memori,de~yuaru 100Gbps nettowāku intāfeisuwo bèie、 zhǔ yàowākurōdodeha CPU no 90 bèino xìng néngwowazukanakosutode shí xiànshimasu。

• DSP
• ネットワーク
• CPU の

JA デジタル信号プロセッサ ドーター カードTexas Instruments TMS320C6455 DSP デバイス使用

Transliteração dejitaru xìn hàopurosessa dōtā kādoTexas Instruments TMS320C6455 DSP debaisu shǐ yòng

• デジタル信号プロセッサ ドーター カードTexas
• DSP デバイス使用

JA AIE DSP ライブラリに DDS および Mixer ブロックが追加

Transliteração AIE DSP raiburarini DDS oyobi Mixer burokkuga zhuī jiā

• AIE DSP ライブラリに
• および Mixer ブロックが追加

JA 2020.2 には、MATLAB および Simulink のアドオン機能として、ザイリンクスの Model Composer と System Generator for DSP が統合されています。

Transliteração 2020.2 niha、MATLAB oyobi Simulink noadoon jī néngtoshite,zairinkusuno Model Composer to System Generator for DSP ga tǒng hésareteimasu。

• および Simulink
• Model Composer と
• Generator for DSP

JA ライブラリには AI エンジン DSP ライブラリ ブロックが含まれる

Transliteração raiburariniha AI enjin DSP raiburari burokkuga hánmareru

• ライブラリには AI エンジン
• ライブラリ ブロックが含まれる

JA 最適化された DSP ブロックを使用した新しいサンプル デザイン

Transliteração zuì shì huàsareta DSP burokkuwo shǐ yòngshita xīnshiisanpuru dezain

• 最適化された DSP ブロックを使用した新しいサンプル

JA DSP ブロック ライブラリ: Model Composer で信号処理アルゴリズムを設計および実装するための新しい FFT、IFFT、および FIR ブロックを利用可能

Transliteração DSP burokku raiburari: Model Composer de xìn hào chǔ lǐarugorizumuwo shè jìoyobi shí zhuāngsurutameno xīnshii FFT、IFFT、oyobi FIR burokkuwo lì yòng kě néng

• DSP ブロック ライブラリ
• Model Composer で信号処理アルゴリズムを設計および実装するための新しい
• FIR ブロックを利用可能

JA 演算、統計、線形代数、DSP 向けの一般的な Vitis アクセラレーション ライブラリは、さまざまなアプリケーションの重要な機能を提供します。

Transliteração yǎn suàn、 tǒng jì、 xiàn xíng dài shù、DSP xiàngkeno yī bān dena Vitis akuserarēshon raiburariha、samazamanaapurikēshonno zhòng yàona jī néngwo tí gōngshimasu。

• 向けの一般的な Vitis アクセラレーション

JA Rincon Research Corporation 航空宇宙、防衛、通信業界をターゲットとする革新的な最先端デジタル信号処理 (DSP) 製品およびソリューションを提供する世界的リーダー。

Transliteração Rincon Research Corporation háng kōng yǔ zhòu、 fáng wèi、 tōng xìn yè jièwotāgettotosuru gé xīn dena zuì xiān duāndejitaru xìn hào chǔ lǐ (DSP) zhì pǐnoyobisoryūshonwo tí gōngsuru shì jiè derīdā.

• Rincon Research Corporation
• DSP

JA 一般的なノイマン型 DSP アーキテクチャは、256 タップ FIR フィルターを実行するのに 256 サイクルが必要ですが、ザイリンクス FPGA では 1 クロック サイクルで同じ結果を達成できます。

Transliteração yī bān denanoiman xíng DSP ākitekuchaha,256 tappu FIR firutāwo shí xíngsurunoni 256 saikuruga bì yàodesuga,zairinkusu FPGA deha 1 kurokku saikurude tóngji jié guǒwo dá chéngdekimasu。

• 一般的なノイマン型 DSP タップ
• フィルターを実行するのに
• FPGA では クロック

JA この大規模な並列性により、非常に高いレベルの DSP 性能が実現します。

Transliteração kono dà guī móna bìng liè xìngniyori、 fēi chángni gāoireberuno DSP xìng néngga shí xiànshimasu。

• DSP

JA System Generator for DSP™ を使用する Matlab® および Simulink®

Transliteração System Generator for DSP™ wo shǐ yòngsuru Matlab® oyobi Simulink®

• System Generator for
• を使用する
• および

JA Matlab/Simulink でのシステム モデリングに最適な System Generator for DSP

Transliteração Matlab/Simulink denoshisutemu moderinguni zuì shìna System Generator for DSP

• Matlab
• Simulink でのシステム モデリングに最適な
• Generator for DSP

JA ザイリンクスの FPGA および SoC を利用する場合、DSP アプリケーションをデプロイするには設計アプローチやデザインの抽象化レベルに依存するさまざまなフローがあります。

Transliteração zairinkusuno FPGA oyobi SoC wo lì yòngsuru chǎng hé、DSP apurikēshonwodepuroisuruniha shè jìapurōchiyadezainno chōu xiàng huàreberuni yī cúnsurusamazamanafurōgaarimasu。

• ザイリンクスの FPGA および

JA UltraScale™ DSP48E2 スライスは、ザイリンクス アーキテクチャで 5 世代目の DSP スライスです。

Transliteração UltraScale™ DSP48E2 suraisuha,zairinkusu ākitekuchade 5 shì dài mùno DSP suraisudesu。

• アーキテクチャで 世代目の DSP

JA 次の表に 7 シリーズ、UltraScale、および UltraScale+ ファミリの主な DSP 性能の測定基準を示します。SoC デバイスの性能は、ソフトウェア開発者のセクションを参照してください。

Transliteração cìno biǎoni 7 shirīzu,UltraScale、oyobi UltraScale+ famirino zhǔna DSP xìng néngno cè dìng jī zhǔnwo shìshimasu。SoC debaisuno xìng néngha,sofutou~ea kāi fā zhěnosekushonwo cān zhàoshitekudasai。

• 次の表に
• ファミリの主な DSP

JA 前置加算器を使用した場合、対称フィルターの DSP 性能が 2 倍向上

Transliteração qián zhì jiā suàn qìwo shǐ yòngshita chǎng hé、 duì chēngfirutāno DSP xìng néngga 2 bèi xiàng shàng

• DSP 性能が 倍向上

JA DSP スライスを 3 つ使用する Floating Point Operator コアを使用した場合の半精度浮動小数点の性能

Transliteração DSP suraisuwo 3 tsu shǐ yòngsuru Floating Point Operator koawo shǐ yòngshita chǎng héno bàn jīng dù fú dòng xiǎo shù diǎnno xìng néng

• DSP スライスを つ使用する
• Point Operator コアを使用した場合の半精度浮動小数点の性能

JA DSP スライスを 4 つ使用する Floating Point Operator コアを使用した場合の半精度浮動小数点の性能

Transliteração DSP suraisuwo 4 tsu shǐ yòngsuru Floating Point Operator koawo shǐ yòngshita chǎng héno bàn jīng dù fú dòng xiǎo shù diǎnno xìng néng

• DSP スライスを つ使用する
• Point Operator コアを使用した場合の半精度浮動小数点の性能

JA DSP スライスを 2 つ使用する Floating Point Operator コアを使用した場合の半精度浮動小数点の性能

Transliteração DSP suraisuwo 2 tsu shǐ yòngsuru Floating Point Operator koawo shǐ yòngshita chǎng héno bàn jīng dù fú dòng xiǎo shù diǎnno xìng néng

• DSP スライスを つ使用する
• Point Operator コアを使用した場合の半精度浮動小数点の性能

JA DSP スライスに時分割多重化を使用するとスループットと効率が増加する (AR68595)

Transliteração DSP suraisuni shí fēn gē duō zhòng huàwo shǐ yòngsurutosurūputtoto xiào lǜga zēng jiāsuru (AR68595)

• DSP スライスに時分割多重化を使用するとスループットと効率が増加する

JA ザイリンクスの FPGA や SoC をターゲットにすることによって、多くの DSP およびエンベデッド アプリケーションで、アプリケーションの効率が向上し、消費電力が削減されます。

Transliteração zairinkusuno FPGA ya SoC wotāgettonisurukotoniyotte、 duōkuno DSP oyobienbededdo apurikēshonde,apurikēshonno xiào lǜga xiàng shàngshi、 xiāo fèi diàn lìga xuē jiǎnsaremasu。

• ザイリンクスの FPGA や
• DSP およびエンベデッド

JA ザイリンクス SoC デバイスの機能および DSP 性能

Transliteração zairinkusu SoC debaisuno jī néngoyobi DSP xìng néng

• ザイリンクス SoC デバイスの機能および
• 性能

JA DSP スライスを 2 つ使用する Floating Point Operator コアを使用した場合の半精度浮動小数点の性能

Transliteração DSP suraisuwo 2 tsu shǐ yòngsuru Floating Point Operator koawo shǐ yòngshita chǎng héno bàn jīng dù fú dòng xiǎo shù diǎnno xìng néng

• DSP スライスを つ使用する
• Point Operator コアを使用した場合の半精度浮動小数点の性能

JA プロセッシング サブシステムの DSP

Transliteração purosesshingu sabushisutemuno DSP

• プロセッシング サブシステムの DSP

JA プロセッシング システム (PS) は異なる ARM プロセッシング コアを使用して DSP 処理機能を提供します。

Transliteração purosesshingu shisutemu (PS) ha yìnaru ARM purosesshingu koawo shǐ yòngshite DSP chǔ lǐ jī néngwo tí gōngshimasu。

• プロセッシング システム
• PS
• は異なる ARM プロセッシング
• DSP

JA ARM プロセッサの DSP 機能の詳細は次のリンクを参照:

Transliteração ARM purosessano DSP jī néngno xiáng xìha cìnorinkuwo cān zhào:

• ARM プロセッサの DSP

JA 注記 1: Cortex-A9 コアは、ARM をターゲットとする Zynq デバイスでのみ使用される 注記 2: TI ベンチマークは、C66 DSP コアを使用して実行

Transliteração zhù jì 1: Cortex-A9 koaha、ARM wotāgettotosuru Zynq debaisudenomi shǐ yòngsareru zhù jì 2: TI benchimākuha、C66 DSP koawo shǐ yòngshite shí xíng

• 注記
• をターゲットとする Zynq デバイスでのみ使用される
• TI DSP コアを使用して実行

JA 最適化された 100 以上の DSP ブロック (RTL よりシミュレーションが 2 ～ 3 倍高速化する C シミュレーション モデルがある)

Transliteração zuì shì huàsareta 100 yǐ shàngno DSP burokku (RTL yorishimyurēshonga 2 ～ 3 bèi gāo sù huàsuru C shimyurēshon moderugaaru)

• 最適化された 以上の DSP
• RTL よりシミュレーションが
• 倍高速化する C シミュレーション

JA DSP システムの RTL、IP、Simulink、MATLAB、C/C++ コンポーネントが統合

Transliteração DSP shisutemuno RTL、IP、Simulink、MATLAB、C/C++ konpōnentoga tǒng hé

• DSP システムの
• コンポーネントが統合