EN When the FPGA is programmed by the binary container (xclbin), the free-running kernel starts running on the FPGA, and therefore it does not need the clEnqueueTask command from the host code.
EN When the FPGA is programmed by the binary container (xclbin), the free-running kernel starts running on the FPGA, and therefore it does not need the clEnqueueTask command from the host code.
JA FPGA がバイナリ コンテナー (xclbin) によりプログラムされると、フリーランニング カーネルが FPGA で開始されるので、ホスト コードからの clEnqueueTask コマンドは必要ありません。
Transliteratsioon FPGA gabainari kontenā (xclbin) niyoripuroguramusareruto,furīran'ningu kāneruga FPGA de kāi shǐsarerunode,hosuto kōdokarano clEnqueueTask komandoha bì yàoarimasen。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN If you choose to flash the FPGA, you will need to cold reboot the local machine after the installation is completed to load the new image on the FPGA.
JA FPGA フラッシュを選択した場合は、FPGA に新しいイメージを読み込むためにはインストール完了後にローカル マシンをコールド リブートする必要があります。
Transliteratsioon FPGA furasshuwo xuǎn zéshita chǎng héha、FPGA ni xīnshiiimējiwo dúmi yūmutamenihainsutōru wán le hòunirōkaru mashinwokōrudo ribūtosuru bì yàogaarimasu。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN 6. Cold reboot the host to load the FPGA image from flash and verify whether the FPGA boards are detected.
JA 6. ホストをコールド リブートしてフラッシュから FPGA イメージを読み込み、FPGA ボードが検出されることを確認します。
Transliteratsioon 6. hosutowokōrudo ribūtoshitefurasshukara FPGA imējiwo dúmi yūmi、FPGA bōdoga jiǎn chūsarerukotowo què rènshimasu。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Search "FPGA" then select "FPGA Developer AMI"
JA FPGA を検索して、FPGA Developer AMI を選択します。
Transliteratsioon FPGA wo jiǎn suǒshite、FPGA Developer AMI wo xuǎn zéshimasu。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN 5. Cold reboot the host to load the FPGA image from flash and verify whether the FPGA boards are detected.
JA 5. ホストをコールド リブートしてフラッシュから FPGA イメージを読み込み、FPGA ボードが検出されることを確認します。
Transliteratsioon 5. hosutowokōrudo ribūtoshitefurasshukara FPGA imējiwo dúmi yūmi、FPGA bōdoga jiǎn chūsarerukotowo què rènshimasu。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN For diagnostic, monitoring, and therapy applications, the Virtex FPGA and Spartan® FPGA families can be used to meet a range of processing, display, and I/O interface requirements.
JA 診断、モニタリング、および治療向けのアプリケーションには、Virtex FPGA およびSpartan® FPGA を使用して、処理、ディスプレイ、および I/O インターフェイスの要件を満たすことができます。
Transliteratsioon zhěn duàn,monitaringu,oyobi zhì liáo xiàngkenoapurikēshonniha、Virtex FPGA oyobiSpartan® FPGA wo shǐ yòngshite、 chǔ lǐ,disupurei,oyobi I/O intāfeisuno yào jiànwo mǎntasukotogadekimasu。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Until now, transitioning to an FPGA-based trading strategy posed a challenge for software-based trading firms that lack FPGA development expertise - putting them at a competitive disadvantage.
JA そこで、FPGA ベースの取引戦略へ移行するようになり、FPGA の開発知識や経験のないソフトウェア ベースの取引企業は、競争上不利な立場に置かれました。
Transliteratsioon sokode、FPGA bēsuno qǔ yǐn zhàn lüèhe yí xíngsuruyouninari、FPGA no kāi fā zhī shíya jīng yànnonaisofutou~ea bēsuno qǔ yǐn qǐ yèha、 jìng zhēng shàng bù lìna lì chǎngni zhìkaremashita。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Virtex UltraScale+ VU19P FPGA Xilinx’s highest capacity FPGA now in production
JA Virtex UltraScale+ VU19P FPGA ザイリンクス最大容量 FPGA 量産提供中
Transliteratsioon Virtex UltraScale+ VU19P FPGA zairinkusu zuì dà róng liàng FPGA liàng chǎn tí gōng zhōng
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN FPGA Design Creation and FPGA Simulation
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Configurable FPGA/EDA Flow Manager interfaces with 200+ vendors tools allows teams to remain on one platform throughout FPGA development
JA 設定可能なFPGA/EDAフロー・マネージャは120種類以上のベンダツールとインタフェースを取れるので、FPGA開発中一貫して1つのプラットフォームを使い続けられます
Transliteratsioon shè dìng kě néngnaFPGA/EDAfurō・manējaha120zhǒng lèi yǐ shàngnobendatsūrutointafēsuwo qǔrerunode、FPGA kāi fā zhōng yī guànshite1tsunopurattofōmuwo shǐi xùkeraremasu
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN It encloses the entire FPGA design flow from design entry to place and route which means that you don?t have to learn different vendor tools during different phase of FPGA design
JA デザイン・エントリから配置配線までFPGAデザイン・フロー全体を一括管理、FPGAデザインの段階ごとに異なるベンダのツールを学ぶ必要が無い
Transliteratsioon dezain・entorikara pèi zhì pèi xiànmadeFPGAdezain・furō quán tǐwo yī kuò guǎn lǐ、FPGAdezainno duàn jiēgotoni yìnarubendanotsūruwo xuébu bì yàoga wúi
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Typically, the FPGA is not a stand-alone component. Rather, it works with another machine, which will be called the Host in this article, and communication is via a Host-FPGA bridge.
JA 通常、FPGAはスタンドアロンコンポーネントではありません。 むしろ、この記事ではホストと呼ばれる別のマシンで動作し、通信はHost-FPGAブリッジを介して行われます。
Transliteratsioon tōng cháng、FPGAhasutandoaronkonpōnentodehaarimasen。 mushiro、kono jì shìdehahosutoto hūbareru biénomashinde dòng zuòshi、 tōng xìnhaHost-FPGAburijjiwo jièshite xíngwaremasu。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN When the FPGA is programmed by the binary container (xclbin), the free-running kernel starts running on the FPGA, and therefore it does not need the clEnqueueTask command from the host code.
JA FPGA がバイナリ コンテナー (xclbin) によりプログラムされると、フリーランニング カーネルが FPGA で開始されるので、ホスト コードからの clEnqueueTask コマンドは必要ありません。
Transliteratsioon FPGA gabainari kontenā (xclbin) niyoripuroguramusareruto,furīran'ningu kāneruga FPGA de kāi shǐsarerunode,hosuto kōdokarano clEnqueueTask komandoha bì yàoarimasen。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN The HDX Engine matches its phenomenal performance with rock-solid reliability. A second FPGA guarantees 256 voices per PCIe card. And it streams audio to and from your host CPU at
JA HDX Engine は、驚異的なパフォーマンスと確固たる信頼性を兼ね備えています。2 つ目の FPGA により、PCIe カードあたり 256 ボイスが保証されているほか、ホスト CPU との間では、
Transliteratsioon HDX Engine ha、 jīng yì denapafōmansuto què gùtaru xìn lài xìngwo jiānne bèieteimasu。2 tsu mùno FPGA niyori、PCIe kādoatari 256 boisuga bǎo zhèngsareteiruhoka,hosuto CPU tono jiāndeha、
Inglise | Jaapanlane |
---|---|
fpga | fpga |
cpu | cpu |
second | 2 |
EN ThunderGP enables data scientists to enjoy the performance of FPGA-based graph processing without compromising programmability
JA データ サイエンティストは、プログラマビリティを備えながら、FPGA ベースのグラフ処理の性能メリットを得ることができます。
Transliteratsioon dēta saientisutoha,puroguramabiritiwo bèienagara、FPGA bēsunogurafu chǔ lǐno xìng néngmerittowo dérukotogadekimasu。
EN DeepField-SR: AI-based Super-Resolution Accelerated by Xilinx FPGA Cards
JA ザイリンクス FPGA カードで高速化を実現した AI ベースの超解像技術
Transliteratsioon zairinkusu FPGA kādode gāo sù huàwo shí xiànshita AI bēsuno chāo jiě xiàng jì shù
EN Project Yaddle: Molecular Dynamics Simulation Solution on Xilinx FPGA for Drug Discovery Market
JA プロジェクト 「Yaddle」: 創薬市場向けのザイリンクス FPGA を用いた分子動力学シミュレーション ソリューション
Transliteratsioon purojekuto 「Yaddle」: chuàng yào shì chǎng xiàngkenozairinkusu FPGA wo yòngita fēn zi dòng lì xuéshimyurēshon soryūshon
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN FPGA-powered Interactive Analytics
JA FPGA を使用するインタラクティブな解析
Transliteratsioon FPGA wo shǐ yòngsuruintarakutibuna jiě xī
EN The Xilinx University Program (XUP) enables the use of Xilinx FPGA and Zynq SoC tools and technologies for academic teaching and research.
JA Xilinx University Program (XUP) では、学術教育および研究を目的としたザイリンクス FPGA、Zynq SoC ツール、テクノロジをご利用いただくことができます。
Transliteratsioon Xilinx University Program (XUP) deha、 xué shù jiào yùoyobi yán jiūwo mù detoshitazairinkusu FPGA、Zynq SoC tsūru,tekunorojiwogo lì yòngitadakukotogadekimasu。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Introducing the Industry?s First 20nm Space-Grade FPGA
JA 業界初 20nm 航空宇宙グレード FPGA の紹介
Transliteratsioon yè jiè chū 20nm háng kōng yǔ zhòugurēdo FPGA no shào jiè
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN FPGA Vendors SupportSimulation and DebuggingProject ManagementGraphical/Text Design EntryDocumentation HTML/PDF
JA FPGAベンダーサポートシミュレーションおよびデバッグプロジェクト・マネンジメント/統合環境グラフィカル/テキスト・デザインエントリHTML/PDF ドキュメンテーション
Transliteratsioon FPGAbendāsapōtoshimyurēshonoyobidebaggupurojekuto・manenjimento/tǒng hé huán jìnggurafikaru/tekisuto・dezain'entoriHTML/PDF dokyumentēshon
Inglise | Jaapanlane |
---|---|
fpga | fpga |
html | html |
EN Scalable HES™ Prototyping PlatformHES Proto-AXI InterconnectMulti-FPGA Design PartitioningARM Cortex SupportRTAX/RTSX Prototyping
JA スケーラブルなHES™プロトタイピングプラットフォームHES Proto-AXIインターコネクトマルチFPGAデザインのパーティショニングARM CortexのサポートRTAX/RTSXプロトタイピング
Transliteratsioon sukēraburunaHES™purototaipingupurattofōmuHES Proto-AXIintākonekutomaruchiFPGAdezainnopātishoninguARM CortexnosapōtoRTAX/RTSXpurototaipingu
EN Aldec Launches HES-DVM Proto ‘Cloud Edition’ - Giving Engineers Easier Access to FPGA-based ASIC & SoC Prototyping
JA アルデック、HES-DVM Proto "Cloud Edition "を発表 - FPGAベースのASICおよびSoCプロトタイピングへのアクセスを容易になります
Transliteratsioon arudekku,HES-DVM Proto "Cloud Edition "wo fā biǎo - FPGAbēsunoASICoyobiSoCpurototaipinguhenoakusesuwo róng yìninarimasu
EN Removes power hungry FPGA-to-Analog interfaces like JESD204
JA JESD204 などの消費電力量の多い FPGA-to-Analog インターフェイスが不要になる
Transliteratsioon JESD204 nadono xiāo fèi diàn lì liàngno duōi FPGA-to-Analog intāfeisuga bù yàoninaru
EN AI training at the edge on FPGA with a 10x performance/cost advantage vs GPUs
JA FPGA 搭載のエッジ デバイスで AI トレーニングを実行して、GPU の 10 倍の価格性能比を実現
Transliteratsioon FPGA dā zàinoejji debaisude AI torēninguwo shí xíngshite、GPU no 10 bèino sì gé xìng néng bǐwo shí xiàn
Inglise | Jaapanlane |
---|---|
fpga | fpga |
gpus | gpu |
EN Accelerated apps enable developers to program and differentiate their designs at the software level, without requiring FPGA programming experience.
JA アクセラレーション アプリケーションを利用することで、開発者は ソフトウェア レベルでデザインをプログラムして差別化を図ることができるため、FPGA の設計経験は不要です。
Transliteratsioon akuserarēshon apurikēshonwo lì yòngsurukotode、 kāi fā zhěha sofutou~ea reberudedezainwopuroguramushite chà bié huàwo túrukotogadekirutame、FPGA no shè jì jīng yànha bù yàodesu。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Visit the Space page to learn how Xilinx offers the only true on-orbit reconfigurable FPGA for space applications.
JA 軌道上でリコンフィギュレーション可能な、宇宙アプリケーション向けのザイリンクス FPGA を紹介しています。
Transliteratsioon guǐ dào shàngderikonfigyurēshon kě néngna、 yǔ zhòuapurikēshon xiàngkenozairinkusu FPGA wo shào jièshiteimasu。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN The industry’s first 20nm FPGA for Space Applications. Leverage UltraScale’s innovative design for SEU Mitigation.
JA 宇宙アプリケーション向けの業界初 20nm FPGA です。UltraScale の革新的なアーキテクチャにより、SEU 耐性を備えることができます。
Transliteratsioon yǔ zhòuapurikēshon xiàngkeno yè jiè chū 20nm FPGA desu。UltraScale no gé xīn denaākitekuchaniyori、SEU nài xìngwo bèierukotogadekimasu。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN The high performance rad-hard reconfigurable FPGA with strong heritage since 2011.
JA 2011 年より確実に実績を積み上げてきた高性能かつリコンフィギュレーション可能な放射線耐性 (RT) 製品です。
Transliteratsioon 2011 niányori què shíni shí jīwo jīmi shànggetekita gāo xìng néngkatsurikonfigyurēshon kě néngna fàng shè xiàn nài xìng (RT) zhì pǐndesu。
EN Radiation Tolerant Kintex UltraScale FPGA Data Sheet
JA 耐放射線 Kintex UltraScale FPGA のデータシート
Transliteratsioon nài fàng shè xiàn Kintex UltraScale FPGA nodētashīto
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Start prototyping today with a development Kit for the RT Kintex UltraScale FPGA.
JA RT Kintex UltraScale FPGA 向けの開発キットで今すぐプロトタイプを作成できる。
Transliteratsioon RT Kintex UltraScale FPGA xiàngkeno kāi fākittode jīnsugupurototaipuwo zuò chéngdekiru。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Advanced FPGA Synthesis (Precision® Hi-Rel)
JA 高度な FPGA 合成ソリューション (Precision® Hi-Rel)
Transliteratsioon gāo dùna FPGA hé chéngsoryūshon (Precision® Hi-Rel)
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Space-Grade 6.4 GSps 12-bit Quad ADC interoperable with RT Kintex UltraScale FPGA.
JA RT Kintex UltraScale FPGA と相互運用可能な宇宙グレードの 6.4GSps 対応 12 ビット クワッド チャネル ADC。
Transliteratsioon RT Kintex UltraScale FPGA to xiāng hù yùn yòng kě néngna yǔ zhòugurēdono 6.4GSps duì yīng 12 bitto kuwaddo chaneru ADC。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN 12G-SDI to Quad 3G-SDI converter based on Xilinx Kintex-7 FPGA
JA ザイリンクス Kintex-7 FPGA ベースの 12G-SDI to Quad 3G-SDI コンバーター
Transliteratsioon zairinkusu Kintex-7 FPGA bēsuno 12G-SDI to Quad 3G-SDI konbātā
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Cost-Optimized FPGA & SoC Portfolio
JA コスト重視 FPGA および SoC ポートフォリオ
Transliteratsioon kosuto zhòng shì FPGA oyobi SoC pōtoforio
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Alveo enables the power of FPGA for Software Developers
JA ソフトウェア開発者は Alveo を利用して FPGA の機能を最大限に活用
Transliteratsioon sofutou~ea kāi fā zhěha Alveo wo lì yòngshite FPGA no jī néngwo zuì dà xiànni huó yòng
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Smithwaterman Genetic Sequencing Demo on an SDAccel support FPGA acceleration card.
JA > SDAccel を使用する Smithwaterman Genetic Sequencing デモは、FPGA アクセラレーション カードをサポート。
Transliteratsioon > SDAccel wo shǐ yòngsuru Smithwaterman Genetic Sequencing demoha、FPGA akuserarēshon kādowosapōto.
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Introducing the Virtex UltraScale+ VU19P FPGA
JA Virtex UltraScale+ VU19P FPGA の紹介 (日本語字幕)
Transliteratsioon Virtex UltraScale+ VU19P FPGA no shào jiè (rì běn yǔ zì mù)
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Virtex UltraScale VU440 FPGA Demonstration
JA Virtex UltraScale VU440 FPGA のデモ
Transliteratsioon Virtex UltraScale VU440 FPGA nodemo
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN UltraScale+ FPGA Product Tables and Product Selection Guide
JA UltraScale+ FPGA 製品一覧表および製品セレクション ガイド
Transliteratsioon UltraScale+ FPGA zhì pǐn yī lǎn biǎooyobi zhì pǐnserekushon gaido
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN No-charge, optimized OpenCV functions, called xfOpenCV, to implement existing user vision algorithms on ARM processors or FPGA fabric or across both domains
JA xfOpenCV と呼ばれている無償の最適化済み OpenCV 関数を利用して、Arm プロセッサや FPGA ファブリック (または両方のドメイン) に既存のユーザー ビジョン アルゴリズムを実装
Transliteratsioon xfOpenCV to hūbareteiru wú chángno zuì shì huà jìmi OpenCV guān shùwo lì yòngshite、Arm purosessaya FPGA faburikku (mataha liǎng fāngnodomein) ni jì cúnnoyūzā bijon arugorizumuwo shí zhuāng
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN FPGA-based solution offering a high speed imager interface, high-speed image processing, and video pre-processing integrated with the latest, high performance machine vision connectivity standards
JA 最新の高性能マシン ビジョン コネクティビティ規格を使用して、高速カメラ インターフェイス、高速画像処理、ビデオ プリプロセッシングが統合されている FPGA ベース ソリューション
Transliteratsioon zuì xīnno gāo xìng néngmashin bijon konekutibiti guī géwo shǐ yòngshite、 gāo sùkamera intāfeisu, gāo sù huà xiàng chǔ lǐ,bideo puripurosesshinguga tǒng hésareteiru FPGA bēsu soryūshon
EN FPGA with processor softcore for optimized IIoT connectivity
JA 最適な IIoT 接続を実現するソフトコア プロセッサを備えた FPGA
Transliteratsioon zuì shìna IIoT jiē xùwo shí xiànsurusofutokoa purosessawo bèieta FPGA
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Differentiation with multi-sensor monitoring in FPGA Logic for predictive and model based control
JA FPGA ロジックによるマルチセンサー モニタリングとモデル ベースの予測制御
Transliteratsioon FPGA rojikkuniyorumaruchisensā monitaringutomoderu bēsuno yǔ cè zhì yù
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Use FPGA fabric to process critical events in real time with no need to wait for processor
JA FPGA ファブリックを使用して最重要イベントをリアルタイムに処理 (プロセッサの待ち時間なし)
Transliteratsioon FPGA faburikkuwo shǐ yòngshite zuì zhòng yàoibentoworiarutaimuni chǔ lǐ (purosessano dàichi shí jiānnashi)
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN And, handle other intensive tasks as required with a combination of powerful embedded processors and offload to FPGA as needed
JA パワフルなエンベデッド プロセッサを組み合わることで負荷の多いタスクを処理し、必要に応じて FPGA へオフロード可能
Transliteratsioon pawafurunaenbededdo purosessawo zǔmi héwarukotode fù héno duōitasukuwo chǔ lǐshi、 bì yàoni yīngjite FPGA heofurōdo kě néng
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN The dual-4K image sensor on the camera head performs the image capture and the image signal processing is done in a Xilinx FPGA/SOC.
JA カメラヘッドのデュアル 4K イメージ センサーが画像をキャプチャし、ザイリンクスの FPGA/SoC で画像信号処理が実行されます。
Transliteratsioon kameraheddonode~yuaru 4K imēji sensāga huà xiàngwokyapuchashi,zairinkusuno FPGA/SoC de huà xiàng xìn hào chǔ lǐga shí xíngsaremasu。
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Using the FPGA fabric to process critical events in real time with no need to wait for processor
JA FPGA ファブリックを使用して最重要イベントをリアルタイムに処理 (プロセッサの待ち時間なし)
Transliteratsioon FPGA faburikkuwo shǐ yòngshite zuì zhòng yàoibentoworiarutaimuni chǔ lǐ (purosessano dàichi shí jiānnashi)
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN And lastly, handle other intensive tasks as required with a combination of powerful embedded processors and offload to FPGA as needed
JA パワフルなエンベデッド プロセッサを組み合わることで負荷の多いタスクを処理し、必要に応じて FPGA へオフロード可能
Transliteratsioon pawafurunaenbededdo purosessawo zǔmi héwarukotode fù héno duōitasukuwo chǔ lǐshi、 bì yàoni yīngjite FPGA heofurōdo kě néng
Inglise | Jaapanlane |
---|---|
fpga | fpga |
EN Robust silicon devices and the latest innovations in connectivity with the fastest FPGA fabric in the world
JA 業界でも最も高速な FPGA ファブリックと革新的なコネクティビティを兼ね備える堅牢なシリコン デバイス
Transliteratsioon yè jièdemo zuìmo gāo sùna FPGA faburikkuto gé xīn denakonekutibitiwo jiānne bèieru jiān láonashirikon debaisu
Inglise | Jaapanlane |
---|---|
fpga | fpga |
Kuvatakse 50 tõlget 50 -st