Assumi un traduttore Sò traduttore

Traduce "zynq ps with system" in Tedescu

Mustrà 45 di 45 traduzzioni di a frasa "zynq ps with system" da Inglese à Tedescu

Traduzioni di zynq ps with system

"zynq ps with system" in Inglese pò esse traduttu in i seguenti Tedescu parolle / frasi:

system alle alles als an andere anlage anwendungen app auch auf aus bei beim bis bis zu computer damit dann das das system dass dazu dem den der des die dies diese dieses durch e ein eine einem einen einer eines er erstellen es funktionen für gerät gesamte haben hardware hat ihr ihre ihren ihres in integration integrieren ist jedem jedes kann kein keine kontrolle kunden machen management mehr mit mitarbeiter müssen nach netzwerk nicht noch nur nutzen oder ohne online produkte projekt sein server sich sicher sie sind so sodass software sowie support system systeme systems technologie um und unter unternehmen unterstützt unterstützung verbindung verwenden verwendet viele vom von vor was wenn wie wir wird zu zum zur über überwachung

Traduzzione di Inglese à Tedescu di zynq ps with system

Inglese
Tedescu

EN Zynq-PS with AXI Uart (J2) and AXI 32 Bit GPIO (DPI). Attention: Xilinx FSBL must be modified, otherwise the module could not be reprogrammed! More information on DDR less ZYNQ Design.

DE Zynq-PS mit AXI Uart (J2) und AXI 32 Bit GPIO (DPI). Achtung: Xilinx FSBL muss modifiziert werden, ansonsten ist das Modul nicht mehr programmierbar! Weitere Informationen unter DDR less ZYNQ Design.

Inglese Tedescu
bit bit
dpi dpi
attention achtung
modified modifiziert
information informationen
zynq zynq
module modul
less less
design design
more mehr
with mit
and und
not nicht
on unter
the ansonsten
must muss

EN Zynq First Stage Bootloader with modification for "DDR Less Zynq"

DE Zynq First Stage Bootloader mit Modifikation für "DDR Less Zynq"

Inglese Tedescu
stage stage
zynq zynq
less less
with mit

EN Zynq-PS with PS UART0 to (J2), AXI UART to (DPI 31-32) and AXI 32 Bit GPIO (DPI). Attention: Xilinx FSBL must be modified, otherwise the module could not be reprogrammed! More information on DDR less ZYNQ Design.

DE Zynq-PS mit PS UART0 zu (J2), AXI UART zu (DPI 31-32) und AXI 30 Bit GPIO (DPI). Achtung: Xilinx FSBL muss modifiziert werden, ansonsten ist das Modul nicht mehr programmierbar! Weitere Informationen unter DDR less ZYNQ Design.

Inglese Tedescu
dpi dpi
bit bit
attention achtung
modified modifiziert
information informationen
ps ps
zynq zynq
module modul
less less
design design
to zu
and und
not nicht
more mehr
with mit
the ansonsten
must muss

EN TE0723 Zynq PS only with UART0 over PL. Note: Boot.bin für Zynq 7000S was generated with Bootgen from 17.1, sources are from 16.4. Currently implemented:

DE Nur Zynq PS mit UART0 über PL. Hinweis: Boot.bin für Zynq 7000S wurde mit Bootgen von 17.1 erstellt, Sourcen sind von 16.4. Aktuell implementiert:

Inglese Tedescu
pl pl
note hinweis
boot boot
generated erstellt
currently aktuell
implemented implementiert
zynq zynq
ps ps
only nur
bin bin
für für
was wurde
are sind
with mit
from von
over über

EN Zynq PS only. Note: Boot.bin für Zynq 7000S was generated with Bootgen from SDK 2017.1, sources are from Vivado/SDK/PetaLinux 2016.4. Currently implemented:

DE Nur Zynq PS. Hinweis: Boot.bin für Zynq 7000S wurde mit Bootgen mit SDK 2017.1 erstellt, Sourcen sind von Vivado/SDK/PetaLinux 2016.4. Aktuell implementiert:

Inglese Tedescu
note hinweis
boot boot
generated erstellt
sdk sdk
petalinux petalinux
currently aktuell
implemented implementiert
zynq zynq
ps ps
vivado vivado
only nur
bin bin
für für
was wurde
are sind
with mit
from von

EN Zynq PS Design with Linux Example and camera stream to HDMI.

DE Zynq PS Design mit Linux Beispiel und Camera Stream auf HDMI.

Inglese Tedescu
design design
linux linux
example beispiel
camera camera
stream stream
hdmi hdmi
zynq zynq
ps ps
and und
with mit

EN Software Application for Zynq or MicroBlaze Processor Systems

DE Software Anwendung für Zynq or MicroBlaze Processor Systeme

Inglese Tedescu
for für
zynq zynq
or or
processor processor
software software
application anwendung
systems systeme

EN - Zynq Basic-System with HDMI Video Stream

DE - Zynq Basis-System mit HDMI Video Stream

Inglese Tedescu
hdmi hdmi
video video
stream stream
zynq zynq
with mit

EN Zynq-Processor with basic-IOs and Video HDMI Port.

DE Zynq-Processor mit Basis-IOs und Video HDMI Port.

Inglese Tedescu
video video
hdmi hdmi
port port
and und
with mit

EN Zynq First Stage Bootloader (for hdmi modified and provided as library in /sw_lib/)

DE Zynq First Stage Bootloader (für HDMI modifiziert und als Library in /sw_lib/ zur Verfügung gestellt)

Inglese Tedescu
stage stage
hdmi hdmi
modified modifiziert
library library
zynq zynq
in in
and und
as als

EN Flash Configuration File with Boot-Image for Zynq-FPGAs

DE Flash Konfigurationsdatei mit Boot-Image für Zynq-FPGAs

Inglese Tedescu
flash flash
configuration file konfigurationsdatei
with mit
for für

EN Software Application for Zynq or MicroBlace Processor Systems

DE Software Anwendung für Zynq or MicroBlace Processor Systeme

Inglese Tedescu
for für
zynq zynq
or or
processor processor
software software
application anwendung
systems systeme

EN Flash Configuration File with Boot-Image (Zynq-FPGAs)

DE Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs)

Inglese Tedescu
flash flash
configuration file konfigurationsdatei
with mit

EN TE0715 Zynq Example Design with Petalinux and simple Frequeny Counter for SI5338 CLKs. Currently implemented:

DE TE0715 Zynq Beispiel Design mit Petalinux and einfachen Frequenzähler für SI5338 CLKs. Aktuell implementiert:

Inglese Tedescu
example beispiel
design design
petalinux petalinux
simple einfachen
currently aktuell
implemented implementiert
zynq zynq
with mit
for für

EN Zynq PS Design with Linux Example and simple frequency counter to measure MGT Reference CLK with Vivado HW-Manager.

DE Zynq PS Design mit Linux Beispiel und einfachen Frequenz Zähler zum Messen der MGT Referenz CLK mit Vivado HW-Manager.

Inglese Tedescu
design design
linux linux
frequency frequenz
reference referenz
zynq zynq
ps ps
vivado vivado
example beispiel
and und
measure messen
with mit
simple einfachen

EN Zynq-PS with basic-IOs and RGMII for second Ethernet PHY on TE0706.

DE Zynq-PS mit Basis-IOs und RGMII für zweite Ethernet PHY auf dem TE0706.

Inglese Tedescu
ethernet ethernet
second zweite
and und
for für
with mit
on auf

EN Zynq-PS with SC0720 System Controller

DE Zynq-PS mit SC0720 System Controller

Inglese Tedescu
system system
controller controller
with mit

EN Note: Boot.bin für Zynq 7000S was generated with Bootgen from SDK 2017.1, sources are from Vivado/SDK/PetaLinux 2016.4

DE Hinweis: Boot.bin für Zynq 7000S wurde mit Bootgen mit SDK 2017.1 erstellt, Sourcen sind von Vivado/SDK/PetaLinux 2016.4

Inglese Tedescu
note hinweis
boot boot
generated erstellt
sdk sdk
petalinux petalinux
zynq zynq
vivado vivado
bin bin
für für
was wurde
are sind
with mit
from von

EN Zynq-PS with SC0720 System Controller and VIO for ETH PHY LEDs. I2C0 is connected toMIO and I2C1 to PL SC0720 System Controller as Interface to CPLD, RTC and LSM303D. Currently implemented:

DE Zynq-PS mit SC0720 System Controller und VIO für ETH Phy LEDs. I2C0 isz mit MIO und I2C1 mit PL SC0720 System Controller als Interface zum CPLDD, RTC und LSM303D verbunden. Aktuell implementiert:

Inglese Tedescu
system system
controller controller
eth eth
leds leds
connected verbunden
pl pl
interface interface
currently aktuell
implemented implementiert
and und
with mit
for für
as als

EN Zynq PS Design with Linux for TE0701 with HDMI support.

DE Zynq PS Design mit Linux für TE0701 mit HDMI support.

Inglese Tedescu
design design
linux linux
hdmi hdmi
support support
zynq zynq
ps ps
with mit
for für

EN Zynq PS Design with Linux Example and PHY status LED accessible on Vivado HW-Manager.

DE Zynq PS Design mit Linux Beispiel und PHY Status LEDs über Vivado HW-Manager.

Inglese Tedescu
design design
linux linux
zynq zynq
ps ps
led leds
vivado vivado
status status
example beispiel
and und
with mit

EN UltraScale+ Zynq-PS with basic-IOs.

DE UltraScale+ Zynq-PS mit Basis-IOs.

Inglese Tedescu
with mit

EN Zynq-PS with basic-IOs. PetaLinux project as template on <design_name>/os/.

DE Zynq-PS mit Basis-IOs. PetaLinux Projekt als Template unter <design_name>/os/.

Inglese Tedescu
petalinux petalinux
gt gt
os os
project projekt
template template
as als
with mit
on unter

EN Xilinx IBERT with 8 MGT's @ 6.25GB/s and Zynq PS for SI5338 Initialisation. Launch:

DE Xilinx IBERT mit 8 MGT's @ 6.25GB/s und Zynq PS zur SI5338 Initialisierung. Inbetriebnahme:

Inglese Tedescu
s s
zynq zynq
ps ps
initialisation initialisierung
and und
with mit
for zur

EN Zynq Design PS with Linux and simple frequency counter to measure MGT Reference CLK with Vivado HW-Manager.

DE Zynq PS Design mit Linux Beispiel und einfachen Frequenz Zähler zum Messen der MGT Referenz CLK mit Vivado HW-Manager.

Inglese Tedescu
design design
linux linux
frequency frequenz
reference referenz
zynq zynq
ps ps
vivado vivado
and und
measure messen
with mit
simple einfachen

EN U+Zynq-PS with basic-IOs for TEB0808T carrier board

DE U+Zynq-PS mit Basis-IOs für das TEB0808T Carrier Board

Inglese Tedescu
u u
with mit
for für

EN Zynq-PS with basic-IOs. Project contains a PetaLinux Project (for Linux!) in "<design_name>/os/petalinux/" . See PetaLinux KICKstart. Connector Pinout Viewer/XDC-Generator available on TE Master Pinout.

DE Zynq-PS mit Basis-IOs. Ein PetaLinux Project (für Linux!) ist in "<design_name>/os/petalinux/" enthalten. Siehe PetaLinux KICKstart. Stecker Pinout Viewer/XDC-Generator erhältlich unter TE Master Pinout.

Inglese Tedescu
petalinux petalinux
gt gt
kickstart kickstart
connector stecker
te te
master master
viewer viewer
linux linux
os os
available erhältlich
project project
in in
with mit
a ein
for für
contains ist
see siehe

EN Zynq-PS with basic-IOs. Second Ethernet Interface is disabled by default, do following:

DE Zynq-PS mit Basis-IOs. Das zweite Ethernet Interface ist default deaktiviert,folgende Schritte sind notwendig:

Inglese Tedescu
ethernet ethernet
interface interface
disabled deaktiviert
default default
basic notwendig
with mit
following folgende
is ist
second zweite

EN Zynq-PS with second Ethernet PHY over PL. Currently implemented:

DE Zynq-PS mit zweiter Ethernet PHY über PL Aktuell implementiert:

Inglese Tedescu
second zweiter
ethernet ethernet
pl pl
currently aktuell
implemented implementiert
with mit
over über

EN Zynq-PS with PS UART0 to (J2), AXI UART to (DPI 31-32) and AXI 32 Bit GPIO (DPI)

DE Zynq-PS mit PS UART0 zu (J2), AXI UART zu (DPI 31-32) und AXI 30 Bit GPIO (DPI)

Inglese Tedescu
dpi dpi
bit bit
ps ps
and und
to zu
with mit

EN Attention: Xilinx FSBL must be modified, otherwise the module could not be reprogrammed! More information on DDR less ZYNQ Design

DE Achtung: Xilinx FSBL muss modifiziert werden, ansonsten ist das Modul nicht mehr programmierbar! Weitere Informationen unter DDR less ZYNQ Design

Inglese Tedescu
attention achtung
modified modifiziert
information informationen
zynq zynq
module modul
less less
design design
more mehr
not nicht
on unter
the ansonsten
must muss

EN Zynq PS Design with DDR Less FSBL Example.

DE Zynq PS Design mit Linux Beispiel.

Inglese Tedescu
design design
example beispiel
zynq zynq
ps ps
with mit

EN - Zynq Basic-System with HDMI-Test

DE - Zynq Basis-System mit HDMI-Test

Inglese Tedescu
zynq zynq
with mit

EN Zynq-Processor with basic-IOs and simple HDMI-Test (test image). Attention: This modi is not supported on all monitors!

DE Zynq-Processor mit Basis-IOs und einfachen HDMI-Test (Testbild). Wichtig: Dieser Modus wird nicht von allen Monitoren unterstützt!

Inglese Tedescu
test test
supported unterstützt
monitors monitoren
simple einfachen
and und
this dieser
is wird
not nicht
with mit

EN Zynq RPi-Hardware Design with Ethernet (over USB), USB, Video In/Out and Audio block design

DE Zynq RPi-Hardware Design mit Ethernet (über USB), USB, Video In/Out und Audio Block Design

Inglese Tedescu
design design
ethernet ethernet
usb usb
video video
block block
zynq zynq
in in
with mit
audio audio
and und

EN Zynq-PS with basic-IOs and RPI-GPIO Multiplexer (J8 Connector). Attention Betaversion! Short GPIO Multiplexer Description is include as IP-Documentation. General Hints:

DE Zynq-PS mit Basis-IOs und RPI-GPIO Multiplexer(Achtung Betaversion!)für J8 Stecker. Kurze GPIO Multiplexer Beschreibung ist in der IP-Dokumentation enthalten. Allgemeine Hinweise:

Inglese Tedescu
connector stecker
attention achtung
short kurze
description beschreibung
general allgemeine
hints hinweise
with mit
is ist
and und

EN Zynq PS Design with Linux Example with video and audio configuration.

DE Zynq PS Design mit Linux Beispiel mit Video und Audio Konfiguration.

Inglese Tedescu
design design
linux linux
example beispiel
video video
configuration konfiguration
zynq zynq
ps ps
with mit
audio audio
and und

EN Zynq PS Design with Linux Example with video and audio example.

DE Zynq PS Design mit Linux Beispiel mit Video und Audio Beispiel.

Inglese Tedescu
design design
linux linux
example beispiel
video video
zynq zynq
ps ps
with mit
audio audio
and und

EN - UltraRack+ (Xilinx UltraScale+ Zynq motherboard) with 6 FMC connectors

DE - UltraRack+ (Xilinx UltraScale+ Zynq motherboard) mit 6 FMC Steckern

Inglese Tedescu
zynq zynq
with mit

EN TE modified Zynq FSBL for SI5338 and SI5345 Configuration (template in subfolder sw_lib)

DE TE modifizierter Zynq FSBL zur Konfiguration des SI5338 und SI5345(template in sobfolder sw_lib)

Inglese Tedescu
te te
configuration konfiguration
zynq zynq
template template
and und
in in
for zur

EN - Xilinx UltraScale+ Zynq motherboard with PS and PL DDR

DE - Xilinx UltraScale+ Zynq motherboard mit PS und PL DDR

Inglese Tedescu
pl pl
zynq zynq
ps ps
and und
with mit

EN The software is running on a Xilinx Zynq MPSoC that is mounted on a custom sensor and power supply board

DE Die Software läuft auf einem Xilinx Zynq MPSoC, der auf einer speziell angefertigten Sensor- und Stromversorgungsplatine montiert ist

Inglese Tedescu
mounted montiert
sensor sensor
zynq zynq
software software
is ist
and und
a einer
custom die
the der
on auf

EN BittWare's new RFX-8440 PCIe Analog card is featured in a Xilinx Adaptable Advantage blog post. The RFX-8440 is a 4-channel digital acquisition card leverageing the latest generation Xilinx® Zynq® UltraScale+™ RFSoC Gen3.

DE Die neue RFX-8440 PCIe Analog-Karte von BittWare wird in einem Blogbeitrag von Xilinx Adaptable Advantage vorgestellt. Die RFX-8440 ist eine digitale 4-Kanal-Erfassungskarte, die die neueste Generation des Xilinx® Zynq® UltraScale+™ RFSoC Gen3 nutzt.

EN Zynq UltraScale+ RFSoC : XCZU43 PCIe Gen4 x8 Flexible 4 Channel Analog In/Out Hard IP: PCIe Gen4 Example project; clocking/timing options

DE Zynq UltraScale+ RFSoC : XCZU43 PCIe Gen4 x8 Flexibler 4-Kanal-Analog-Eingang/Ausgang Harte IP: PCIe Gen4 Beispielprojekt; Taktung/Zeitoptionen

Inglese Tedescu
pcie pcie
flexible flexibler
channel kanal
analog analog
hard harte
ip ip
zynq zynq
out ausgang

EN Zynq UltraScale+ MPSoC : ZU19EG PCIe Gen3 x16 FPGA: 4GB DDR4 (1× bank); ARM: 4GB DDR4 (1× bank) 2× QSFP28 (100/40G or 4× 10/25G ea); 2× or 4× OCuLink x8 expansion BittWare BIST; optional 1GbE access to ARM

DE Zynq UltraScale+ MPSoC : ZU19EG PCIe Gen3 x16 FPGA: 4GB DDR4 (1× Bank); ARM: 4GB DDR4 (1× Bank) 2× QSFP28 (jeweils 100/40G oder 4× 10/25G); 2× oder 4× OCuLink x8 Erweiterung BittWare BIST; optionaler 1GbE-Zugang zu ARM

Inglese Tedescu
pcie pcie
bank bank
arm arm
or oder
expansion erweiterung
optional optionaler
access zugang
zynq zynq
fpga fpga
zu zu

Mustrà 45 di 45 traduzzioni